jfet・とは？初心者向けに分かるJ-FETのしくみと使い方共起語・同意語・対義語も併せて解説！

この記事を書いた人

高岡智則

年齢：33歳性別：男性職業：Webディレクター（兼ライティング・SNS運用担当）居住地：東京都杉並区・永福町の1LDKマンション出身地：神奈川県川崎市身長：176cm 体系：細身〜普通（最近ちょっとお腹が気になる）血液型：A型誕生日：1992年11月20日最終学歴：明治大学・情報コミュニケーション学部卒通勤：京王井の頭線で渋谷まで（通勤20分）家族構成：一人暮らし、実家には両親と2歳下の妹恋愛事情：独身。彼女は2年いない（本人は「忙しいだけ」と言い張る）

はじめに

jfet・とは、ジャンクション・フィールドエフェクト・トランジスタの略語で、電圧を使って電流を制御する半導体の部品です。難しそうに思えるかもしれませんが、基本のしくみと使い方を順番に学べば、初心者でも理解できます。この記事では、高い入力インピーダンスや小さな制御電圧で動く特徴など、JFETの基本をやさしく解説します。

JFETのしくみ

JFETは三つの端子を持ちます。ゲート(G)、ソース(S)、ドレイン(D)です。ゲートとチャネルの間にPN接合または結合を作り、ゲート電圧でチャネルの抵抗を変えるのが基本です。これにより、ドレイン-ソース間の電流IDが調整されます。JFETはゲートにほとんど電流を流さない設計ですが、ゲート電圧の変化によりチャネルの幅が変わり、電流の流れ方が変わります。

との2種類があり、それぞれ動作の仕方が少し異なります。Nチャネルの場合、ゲートに負の電圧を加えるとチャネルが細くなりIDが減少します。Pチャネルは逆にゲートに正の電圧を加えると同じように動作します。これらの性質のおかげで、JFETは高入力インピーダンスの信号処理に適しています。

基本的な動作と種類

JFETには主にとの2タイプがあります。両タイプともゲート電圧によってチャネル抵抗を変え、IDを操ります。特徴として、入力電流がほとんど流れない点と、ゲート電圧の変化で出力が連動する点が挙げられます。これにより、微小信号の増幅やノイズの少ない信号処理に向いています。

回路の例と使い方

基本的な回路としては、JFETを用いた共通源増幅回路や自己バイアス回路がよく使われます。つなぎ方のイメージは次の通りです。ゲートに入力信号を与え、ソース側に抵抗を設けて動作点を安定させ、ドレインから出力を取り出します。

端子	説明	ポイント
G（ゲート）	信号を受け取り、チャネルの抵抗を変える入口。	正しく偏置することが重要です。
S（ソース）	回路の基準点となる端子。自己バイアス回路ではRSを使います。	RSの選定が動作点に影響します。
D（ドレイン）	出力信号を取り出す点。負荷抵抗を介して電圧が変化します。	安全な範囲のVDSを守りましょう。

JFETと他のデバイスとの比較

観点	JFET	MOSFET	BJT
ゲート絶縁	PN接合を使い、完全な絶縁ではない	絶縁ゲート
入力インピーダンス	非常に高い	非常に高い	低い
ノイズと温度安定性	良好だが温度依存性あり	温度影響を受けやすい場合あり	温度と電流で変化しやすい

まとめ

jfetは高入力インピーダンスと小さな制御電圧で動作する点が最大の魅力です。設計を始めるときは、回路図と動作点、ゲート偏置のバランスを意識しましょう。初心者には、NチャネルとPチャネルの違いを理解し、自己バイアス回路を一つ作るところから学ぶのがおすすめです。測定器を使ってID-VGカーブを観察すると、理論と現実の差がはっきり分かり、理解が深まります。

実験時のポイント

現実の設計では、ゲートの極性と電源電圧がデータシートの範囲内にあることを確認します。ゲート漏れ電流が小さいとはいえ、過大なゲート電圧は部品を傷つける原因になります。測定時にはミリボルト単位のVGを使い、VDSが定格を超えないように注意します。初学者は、実験用の低電圧領域から始め、徐々にバイアス点を変えて特性をノートに記録すると理解が深まります。

回路設計のコツ

自己バイアス回路では、RSの選定が動作点を決める重要な要素です。温度補償が必要な場合は、温度係数を考慮してRSを調整します。設計初期には、負荷抵抗RLを大きく取りすぎないよう注意し、出力がクリップしない範囲で実験を進めましょう。

jfetの同意語

JFET: Junction Field-Effect Transistor の略称。ゲート電圧でソースとドレイン間のチャネルを制御する、場(電界)効果トランジスタの一種です。
J-FET: JFET の別表記。ハイフンありの同義語で、同じ素子を指します。
ジャンクション型電界効果トランジスタ: 日本語表記の正式名称。JFET のことを指す、接合型の場電界効果トランジスタという意味です。
接合型電界効果トランジスタ: JFET の日本語表現の一つ。ゲート電圧で導通を制御する半導体素子を指します。
接合型JFET: 接合型の略称表現。JFET と同義の日本語表現です。
ジャンクション・フィールド・エフェクト・トランジスタ: 英語名称 Junction Field-Effect Transistor の日本語風表記。意味は同じJFETです。
Junction Field-Effect Transistor: 英語の正式名称。ゲート電圧でチャネルを制御する半導体トランジスタ（JFET）のこと。
Junction Field Effect Transistor: 英語表記の別表記（ハイフンなし）。同じく JFET の正式名称を指します。

jfetの対義語・反対語

BJT（バイポーラ・トランジスタ）: JFETは電圧で制御される電圧制御型の素子ですが、BJTはベース電流で動作を制御する電流制御型の素子です。制御量と動作原理が大きく異なる点が“対義的”に見られることがあります。
MOSFET（金属酸化膜半導体場効果トランジスタ）: JFETと同じくゲートを持つ場効果トランジスタですが、ゲートが絶縁体で絶縁されており、ゲートの特性やドレイン・ソース間の動作が異なります。用途や設計思想が異なる点を“対照”として挙げられます。
PJFET（PチャネルJ-FET）: NJFETの反対のチャネルタイプ（P型チャネル）を持つJFET。方向性の違いを“対になる”ものとして挙げることが多いです。
NJFET（NチャネルJ-FET）: PJFETの対になるN型チャネルのJFET。どちらもJFETの一種で、チャネルの材料タイプによって動作特性が異なります。
真空管（電子管）: 現代の半導体素子ではなく、真空中の電子を使って増幅する古典的素子。半導体のJFETと対照的な古さ・構造の違いが“対比”として挙げられます。
トランジスタ（一般）: JFETは“トランジスタ”の一種ですが、広義の対比として、他のトランジスタ（BJT、MOSFETなど）を選ぶケースがあります。

jfetの共起語

JFET: Junction Field-Effect Transistorの略。ゲート電圧でチャネルの導通を制御する場の効果を利用した半導体素子。
FET: Field-Effect Transistorの略。ゲートに電界を用いて動作するトランジスタの総称。
電界効果トランジスタ: ゲートに電界をかけてチャネルの導通を制御する半導体デバイスの総称。
半導体: 導体と絶縁体の中間の性質を持つ材料群。JFETの基本材料。
トランジスタ: 電気信号を増幅・切り替えする半導体素子の総称。
ゲート: JFETの制御電極。ゲート電圧によりチャネルを狭めたり広げたりする。
ソース: 電流が出る端子。チャネルの入力側。
ドレイン: 電流が流れ込む端子。チャネルの出力側。
チャネル: ソースとドレインを結ぶ導電路。ゲート電圧で抵抗を変化させる。
Vgs: ゲートとソース間の電圧。JFETの動作を決定する主な制御量。
Vds: ドレインとソース間の電圧。回路の動作範囲や電流量を決定。
NチャネルJFET: N型半導体で作られ、ゲートを逆バイアスして導通を制御するJFET。
PチャネルJFET: P型半導体で作られ、ゲートを逆バイアスして導通を制御するJFET。
逆バイアス: ゲートとチャネルのPN接合を逆方向に掛け、チャネルの導通を絞る原理。
デプレッション型: 通常は導通しており、ゲート電圧で導通を抑制するJFETの型。
デプレッションモード: デプレッション型の別称。ゲート電圧でチャネルを狭くして制御する。
ピンチオフ: チャネルがほぼ閉じて電流がほとんど流れなくなる現象。JFETでの動作点。
ピンチオフ電圧: チャネルを閉じるのに必要なゲート-ソース電圧のこと。
ゲート漏れ電流: ゲートとチャネル間にわずかに流れる漏れ電流。高入力インピーダンスの理由の一つ。
入力インピーダンス: JFETの入力側が高く、信号源への負荷が小さい特性。
低ノイズ特性: オーディオ前置放大器などで有利な低ノイズ性を持つ場合がある。
前置放大器: 信号を最初に増幅する回路。JFETは前段に使われることが多い。
パワーJFET: 大電流を扱える大きめのJFETカテゴリ。高電力用途もある。
SPICEモデル: 回路シミュレータ用のデバイス特性モデル。JFETもモデル化される。
MOSFET: 金属酸化物半導体場効果トランジスタの略。JFETと比較される別種類のFET。
耐圧・最大ゲート電圧: ゲート−ソース間の最大耐圧（VGSmax）など、デバイスの許容電圧の目安。

jfetの関連用語

JFET（接合型電界効果トランジスタ）: ゲートがPN接合で作られる電界効果トランジスタ。デプレションモードで、ゲートを逆偏置することでチャネルの導通を制御します。
NチャネルJFET: N型の導電チャネルを持つJFET。ゲートはP型接合で構成され、Vgs を負方向にすると Id が減少します。
PチャネルJFET: P型チャンネルを持つJFET。ゲートはN型接合で、Vgs を正方向にすると Id が減少します。
Idss: Vgs=0 のときのドレイン電流の最大値。ゲートを触らずに流れる電流の上限です。
Vp（ピンチオフ電圧）: ゲート-ソース電圧をある値まで負にする（Nチャネルの場合）と、チャネルがほぼ閉じて Id がほぼ0になる点。Vp は一般に負の値です。
Vgs(off)（ゲート源オフ電圧）: Id をほぼ0にするための Vgs の値。Vp と同義に用いられることもあります。
Vgs: ゲート-ソース間に掛ける電圧。ゲートを制御してチャネルの導通を変化させます。
Vds: ドレイン-ソース間電圧。JFET の動作領域を決める外部電圧です。
Id: ドレイン電流。JFET の基本的な流れの量です。
gm（トランスコンダンス）: ∂Id/∂Vgs の値。ゲート電圧の微小変化が Id に与える影響の指標です。
gds（出力導電度 / ro）: Vds の変化に対する Id の変化を表す小信号パラメータ。
出力特性曲線: Id vs Vds の関係を Vgs ごとに描いた曲線。高い Vds域で Id が飽和する領域が現れます。
転送特性曲線: Id vs Vgs の関係を一定の Vds で描いた曲線。Vgs(off) に近づくと Id が減少します。
デプレションモード: ゲートの逆偏置でチャネルを枯渇させることで、導通を制御するモード。通常はオン状態から制御します。
エンハンスメントモード: JFET には通常該当せず、導通を作るのにゲートを使う別のデバイス（例：エンハンスメント型MOSFET）と比較する概念です。
ゲート漏れ電流 Ig: ゲート-チャネル間の微小な漏れ電流。実用上はほぼゼロですが、温度とボディの影響を受けます。
自己バイアス: ソース抵抗を使って Vgs を自動的に設定する回路方式。安定した動作点を作りやすいです。
共通ソース構成（CS）: 入力をゲート、出力をドレイン、ソースを共通とするアンプ回路の基本構成。位相反転が起こりやすいです。
共通ドレイン構成（ソースフォロワ）: ソースを出力とする構成。出力電圧が入力電圧にほぼ追従します（ゲインは約1）。
RF用JFET: 低雑音・高周波特性に最適化されたJFET。LNA や前段の受信機で用いられます。
代表的なパッケージ形状: TO-92、TO-220、SOT-23 など、用途に応じた実装形状が用意されています。
JFETと MOSFET の違い: JFET はゲートがPN接合で導通を制御するのに対し、MOSFET はゲートが絶縁体で覆われた絶縁ゲート構造。入力インピーダンス・ゲート漏れ・温度特性などが異なります。
データシートで見る主な仕様: Idss、Vp、Vgs(off)、最大Vds、gm、温度特性など、設計時に参照する主要値が記載されています。