

高岡智則
年齢:33歳 性別:男性 職業:Webディレクター(兼ライティング・SNS運用担当) 居住地:東京都杉並区・永福町の1LDKマンション 出身地:神奈川県川崎市 身長:176cm 体系:細身〜普通(最近ちょっとお腹が気になる) 血液型:A型 誕生日:1992年11月20日 最終学歴:明治大学・情報コミュニケーション学部卒 通勤:京王井の頭線で渋谷まで(通勤20分) 家族構成:一人暮らし、実家には両親と2歳下の妹 恋愛事情:独身。彼女は2年いない(本人は「忙しいだけ」と言い張る)
半導体プロセスとは何か
半導体プロセスとは、ウェハという薄い円盤に、薄い層を積み重ね、パターンを作り、電気の道を作る一連の作業を指します。チップを作るための基本的な考え方を説明します。
基本的な考え方
半導体プロセスは、最初に回路の設計に合わせて材料を積み、パターンを作り、不要な部分を取り除くという流れで進みます。全体を大きく分けると、材料準備・パターン作成・加工・検査・パッケージングの順番になります。
主な工程のイメージ
以下の工程は多くの半導体で共通します。代表的なものを順番に紹介します。
| 工程 | 役割 | 代表的な作業 |
|---|---|---|
| 設計・レイアウト | 回路の形を決める | 回路図を基にパターンを設計 |
| ウェハ作成 | 材料基盤を作る | シリコンの結晶から薄い円盤を作る |
| フォトリソグラフィ | パターンを写す | 感光剤を使い光で回路の形を写す |
| エッチング | 不要な部分を削る | 化学薬品やプラズマで削る |
| ドーピング | 電気的性質を変える | イオンを注入して層を作る |
| デポジション | 新しい材料を積む | 薄膜を作る |
| CMP・平坦化 | 表面を平らに整える | 研削と研磨で平坦に |
| 検査・試験 | 品質を確認 | 電気的特性や欠陥の検出 |
| パッケージング | 完成品を外部へ繋ぐ | チップをケースに入れる |
現場の難しさと学ぶコツ
半導体プロセスは一度に多くの作業が重なるため、失敗しても原因を探す力が大事です。初心者のうちは、まず全体の流れをつかみ、各工程で何が起きているのかを言い換えながら理解すると良いです。
例え話や比喩を使えば理解が深まります。例えば「フォトリソグラフィ」は、写真(関連記事:写真ACを三ヵ月やったリアルな感想【写真を投稿するだけで簡単副収入】)を使って回路の形を紙に写す作業に似ており、実体は微細な光の模様を作ることです。実験の現場では、粒子サイズや温度など、微細な条件が結果に大きく影響します。
最後に、半導体プロセスは多くの工程が連携して動くので、全体像をつかむことが大切です。最初は難しく感じても、図解や表を使って整理する習慣をつけると、徐々に理解が深まります。
まとめ
半導体プロセスは、ウェハからチップを作るための一連の技術と作業の集まりです。設計、材料準備、パターン作成、エッチング、ドーピング、デポジション、平坦化、検査、パッケージングという順番で進みます。初心者でも、全体の流れを覚え、各工程の役割を理解することで、半導体の仕組みを理解する第一歩を踏み出せます。
半導体プロセスの同意語
- 半導体製造プロセス
- 半導体を作るための一連の加工・工程の総称。ウェーハの準備からデバイスの完成までの全手順を指します。
- 半導体製造工程
- 半導体を作るための各作業ステップの集合体を指します。
- 半導体加工プロセス
- 半導体を加工してデバイスを作るためのプロセス群。加工には材料処理・薄膜形成・パターン転写などが含まれます。
- 半導体加工工程
- 半導体を作るための個々の加工ステップをまとめた表現です。
- 集積回路製造プロセス
- 集積回路(IC)を作るためのプロセス群。微細加工と配線形成を含みます。
- 集積回路製造工程
- 同義の別表現。ICの製造に関する全工程を指します。
- ウェーハ製造プロセス
- ウェーハ(薄い基板)を作るための一連の加工・製造プロセス。
- ウェーハ製造工程
- ウェーハを作る作業の集合体を指します。
- ウェーハ加工プロセス
- ウェーハを加工してデバイスを作る各工程の総称。
- ウェーハ加工工程
- ウェーハ加工の個々のステップを指す表現です。
- FEOL工程
- Front-End of Lineの略。トランジスタ形成など前段の加工工程群を指します。
- フロントエンド工程
- FEOLと同義。デバイスの最初の工程群をまとめた呼び方です。
- BEOL工程
- Back-End of Lineの略。配線・金属層形成など後段の工程群を指します。
- バックエンド工程
- BEOLと同義。デバイスの後段工程を指す表現です。
- 半導体ウェーハ加工
- ウェーハを加工してデバイスに適した形状・特性を作る作業全般。
- 半導体デバイス製造プロセス
- デバイス(トランジスタ等)を作るための全体的な製造プロセス。
- 半導体デバイス製造工程
- 同義。デバイス製造の全工程を指します。
- ウェーハファブリケーションプロセス
- ウェーハのファブリケーション(製造)に関するプロセス。
- ウェーハファブリケーション
- ウェーハの製造・デバイス形成を含む総称。ファブリケーションの過程を指します。
- 半導体製造フロー
- 半導体を作るための手順の流れ。順序立てて実施される各工程の連続です。
半導体プロセスの対義語・反対語
- 非半導体プロセス
- 半導体を使わない製造工程全般を指す概念。金属加工や樹脂成形、ガラス加工など、ICや半導体デバイスの製造とは別の領域の工程を含みます。
- 絶縁体プロセス
- 電気をほとんど通さない絶縁材料を扱う加工・形成工程。半導体のような電子の伝導を前提とした加工とは異なる性質の工程です。
- 導体プロセス
- 銅・アルミなどの導体材料を用いた加工・配線形成を中心とする工程。半導体プロセスの多くが絶縁層の形成やドーピングを含むのに対し、こちらは導電性を前提とした処理を指します。
- 非集積回路製造プロセス
- 集積回路(IC)を作る工程ではなく、個別素子や部品を製造する工程。ディスクリートデバイスの製造などがこれに該当します。
- 半導体設計プロセス
- 半導体デバイスの回路設計・検証・論理設計・レイアウト設計など、製造前の設計段階の活動。製造そのものとは異なる領域です。
- ディスクリートデバイス製造プロセス
- 個別の素子(例:ダイオード、単一トランジスタなど)を製造する工程。集積回路を作るIC製造プロセスとは別のカテゴリです。
- 非IC系材料加工プロセス
- IC・半導体チップ以外の材料(樹脂、金属、セラミック等)を対象にした加工・成形の総称。
半導体プロセスの共起語
- フォトリソグラフィ
- 半導体ウェーハ上に微細パターンを転写する主要工程。露光・現像・マスクを使い、フォトレジストをパターン化します。
- 露光
- 感光材にパターン像を写し取る工程。光源にはEUV/DUVが使われ、露光装置でパターンをウェーハに転写します。
- フォトレジスト
- 露光後に現像される光応答性薄膜。パターンの保護膜として機能し、エッチングや蒸着などの加工を可能にします。
- リソグラフィ
- パターンを基板へ転写する技術の総称。フォトリソグラフィを中心とした工程群を指します。
- エッチング
- 露光されたパターン以外の材料を除去して膜を形成する加工。ドライエッチングとウェットエッチングがあります。
- 薄膜堆積/成膜
- 基板表面に薄膜を形成する工程。絶縁膜・導体膜・半導体膜などを作ります。
- 蒸着
- 薄膜成膜の一手法。物理蒸着(PVD)や化学蒸着(CVD)を含みます。
- CVD
- Chemical Vapor Depositionの略。化学反応によって薄膜を堆積させる技術。
- ALD
- Atomic Layer Depositionの略。原子層単位で薄膜を積み重ねる非常に薄く均一な堆積技術。
- PVD
- Physical Vapor Depositionの略。真空中で材料を蒸発させて薄膜を形成します。
- CMP
- Chemical Mechanical Planarizationの略。表面を機械的・化学的に平坦化して後工程の均一性を確保。
- アニール/熱処理
- 熱を加えて結晶性・ドーパント活性化・応力緩和を図るプロセス。
- 拡散
- 高温下でドーパントを基板内部へ拡げ、導電性や半導体特性を調整します。
- イオン注入
- イオンを加速してウェーハに打ち込み、ドーピングを行う高度な拡張技術。
- 熱酸化/酸化膜
- 高温でSiO2などの酸化膜を形成する工程。絶縁膜として用いられる。
- 窒化/窒化膜
- 窒化物膜を形成する工程。Si3N4などが用いられ、絶縁性や機械的特性を付与。
- エピタキシャル成長
- 基板表面に整った結晶構造を持つ薄膜を成長させる高度な成膜法。
- ウェーハ/基板
- 半導体デバイスの加工対象となる円盤状の基材。
- クリーンルーム
- 粒子や汚染を極力排除した加工環境。製造には欠かせません。
- マスク/マスキング
- パターンを転写する際に一部を遮蔽する薄膜。フォトマスクが使われます。
- マスクアライメント
- マスクとウェーハの位置を正確に合わせる工程。
- 光源/露光装置/リソグラフィ装置
- 露光を実施する機器。EUV/DUV対応の装置が使われます。
- EUV/DUV
- 露光に使用する光の波長帯。EUVは極端紫外、DUVは深紫外を指します。
- 欠陥密度/歩留まり
- 製造中に生じる欠陥の発生密度と、それによって得られる良品の割合。
- 検査/計測/メトロロジー
- 工程の品質を評価するための検査・寸法測定・欠陥検出の技術。
- FEOL/BEOL/プロセスノード
- 前工程(FEOL)と後工程(BEOL)、およびノード世代(7nm等)を指す用語。
半導体プロセスの関連用語
- 半導体プロセス
- 半導体デバイスを作るためのウェーハ上で行う一連の工程の総称。薄膜形成・パターン形成・ドーピング・配線形成などが含まれます。
- ウェーハ
- 半導体デバイスの基板となる円盤状の材料。多くはシリコン製で、表面を平滑化してデバイスを形成します。
- フォトリソグラフィ
- 光を使ってレジストをパターン化し、回路の形をウェーハに転写する工程。微細化の要となる技術です。
- レジスト
- フォトリソグラフィで使用される光応答性材料。露光でパターンを作るために塗布され、現像で形を残します。
- 露光
- 光を照射してレジストにパターンを転写する工程。露光条件によりパターンの細かさが決まります。
- マスク
- 露光時にウェーハへ転写するパターンを刻んだ板。透明部と不透明部で光の遮蔽を行います。
- アライメント
- マスクとウェーハの位置を正確に合わせる工程。位置合わせがズレると回路が正しく転写できません。
- 現像
- 露光後のレジストを薬液で処理して、露光部または未露光部を現像してパターンを露出させる工程。
- レジスト現像
- 露光後のレジストを現像液で処理してパターンを形成する具体的な工程のこと。
- レジストストリップ
- 現像後・工程後に不要なレジストを除去する脱膜・ストリッピング工程。
- エッチング
- 不要な薄膜を除去する工程。拡張にはドライエッチングとウェットエッチングがあります。
- ドライエッチング
- プラズマなどを用いて乾式で薄膜を削り取るエッチング方法。
- ウェットエッチング
- 化学薬品を用いて湿式に薄膜を選択的に除去する方法。
- 薄膜形成
- ウェーハ表面に薄い膜を形成する工程の総称。蒸着・成膜などを含みます。
- CVD
- 化学気相成長。前駆体ガスを化学反応させ薄膜を成長させる方法。
- PVD
- 物理気相成長。真空中で材料を蒸着・スパッタリングなどにより薄膜として堆積する方法。
- ALD
- 原子層堆積。原子1層ずつ制御して超薄膜を積み重ねる高精度な堆積技術。
- スパッタリング
- スパッタリング法によって薄膜を形成するPVDの一種。ターゲット材料をイオンで剥離して基板に沈着します。
- CMP
- 化学機械研磨。膜の高さを均一に整え、平坦な表面を作る工程。
- アニーリング
- 高温で熱処理を行い、結晶性を改善したり不純物の活性化を促進したりする処理。
- ドーピング
- 半導体の導電性を調整するために不純物をウェーハに導入する工程。
- イオン注入
- イオンを加速してウェーハに打ち込み、局所的にドーピングを行う方法。
- 拡散
- 高温下で不純物がウェーハ内に広がる現象。ドーピングの一方法として使われます。
- ゲート酸化膜
- トランジスタのゲート絶縁膜。薄い酸化膜でゲートとチャネルを絶縁します。
- SiO2
- 二酸化ケイ素。最も一般的な絶縁膜・ゲート酸化膜として使用されます。
- Si3N4
- 窒化シリコン。絶縁膜や保護膜として使われる材料です。
- ポリシリコン
- ゲート電極として用いられる多結晶シリコン。古くから使われてきた材料です。
- 金属ゲート
- ゲート電極に金属を用いる技術。低抵抗・低電圧動作を実現します。
- バリア層
- 薄膜間の拡散を抑制するための膜。特に金属と半導体の界面で重要です。
- 絶縁膜
- 電気を通さない薄膜。SiO2、Si3N4、HfO2 などが例です。
- 金属薄膜
- 銅、アルミニウム、タングステンなどの金属を薄く堆積した層。配線材料として使われます。
- 配線
- デバイス間の電気信号を導くための金属層。BEOLで多層化されます。
- FEOL
- Front-End of Line。トランジスタなど、素子を形成する前段の工程群。
- BEOL
- Back-End of Line。配線・金属層を形成する後段の工程群。
- ダイシング
- ウェーハを個別のチップ(ダイ)に切断する工程。
- パッケージング
- チップを保護し、外部接続用の端子と結合して箱に収める最終組立工程。
- クリーンルーム
- 微粒子・塵などの汚染を抑えた作業環境。半導体製造には必須の設備です。
- 露光装置
- 露光を実現する機器。光源・投影系・ステージなどを備えます。
- 真空
- 多くのプロセスを高真空環境で行うこと。反応を安定させ、汚染を防ぎます。
- チャンバー
- プロセス装置内の反応空間。エッチング・成膜・蒸着などを行う場所です。
- 3D-IC
- 3次元集積回路。ダイを積み重ねて接続する高度なIC構造。
- TSV
- Through-Si Via。ウェーハを貫通する配線路を作るための垂直通孔。
- ダイ
- ウェーハ上の個々のチップを指す呼称。切り出された素子。
- 検査/評価
- 製造途中および完成品の性能・品質を検査・評価する作業。
- 表面測定
- 膜厚・粗さ・平坦性などを測定して品質を確認する作業。
- 薄膜応力
- 薄膜内部の機械的応力。そのままデバイスの歪みや亀裂の原因になり得ます。
半導体プロセスのおすすめ参考サイト
- 半導体チップにおけるプロセスとは? - Rentec Insight
- 半導体チップにおけるプロセスとは? - Rentec Insight
- 半導体エンジニアとは?仕事内容や活かせるスキル | 技術職の基礎知識
- プロセスガス・ウェハ洗浄液とは【第3回】 - 鍋屋バイテック会社
- 半導体製造工程とは



















